assign在verilog里是什么意思?
的有关信息介绍如下：
assign表示连续赋值，且被赋值的变量只能是wire型的。如果变量是reg型的，则只能用在always块内部赋值，例如：wire [19:0] a;assign a = 20'b10;reg [19:0] b;always@(*) begin b = 20'b10; end
assign在verilog里是什么意思?
Simone
发布于 2026-03-18 04:55:40
816 阅读
